 Suren A. Chilingaryan
|
daaf50c75a
Image frames decoding
|
12 년 전 |
|
Suren A. Chilingaryan
|
869ed99dbc
new event architecture, first trial
|
12 년 전 |
|
Suren A. Chilingaryan
|
e455f83ca2
Separate NWL loopback code, provide DMA start/stop interfaces
|
13 년 전 |
|
Suren A. Chilingaryan
|
6c922712fd
Another reorganization of NWL sources
|
13 년 전 |
|
Suren A. Chilingaryan
|
c095f06560
IRQ support in NWL DMA engine
|
13 년 전 |
|
Suren A. Chilingaryan
|
d98d86bd6b
Support FIFO reading/writting, code restructurization, few fixes
|
13 년 전 |
 root
|
2e7a7a3534
North West Logick DMA implementation
|
13 년 전 |
|
root
|
4b5a2c9625
Enumerate DMA engines
|
13 년 전 |
|
Suren A. Chilingaryan
|
d9b44f334b
Look for headers in the current directory
|
13 년 전 |
|
Suren A. Chilingaryan
|
39b33ce4be
Infrastructure for event API
|
13 년 전 |
|
Suren A. Chilingaryan
|
ba59f10200
install script
|
13 년 전 |
|
Suren A. Chilingaryan
|
a008b10d84
Support for FPGA registers
|
13 년 전 |
|
Suren A. Chilingaryan
|
c428e3496a
Initial support for registers, infrastructure only
|
13 년 전 |
|
Suren A. Chilingaryan
|
b72e856772
Initial import
|
13 년 전 |
